Carta

 

A simple procedure to design Glitch-less switched-current cells

 

F. Sandoval-Ibarra*¹, J. Santana^1,2, J. A. Morán-Serna², G. Suárez-Lizárraga^1,3

 

¹ Diseño Electrónico, CINVESTAV-Unidad Guadalajara Prol. Av. López Mateos Sur 590, 45235 Guadalajara, Jal. (México) Tel: +52-3134.5570 *e-mail: sandoval@cts-design.com

² MCST, Motorola Semiconductor Products Esteban de Antuñano 2072, Puebla, Pue. (México).

³ Instituto Tecnológico del Mar Carr. Internacional al Sur, Urias, estero "La Sierra" 82000 Mazatlán, Sin. (México).

 

Recibido el 25 de octubre de 2001.
Aceptado el 05 de marzo de 2002.

 

Abstract

The description of non-idealities in Cascode Switched-Current (SI) cell as well as its application in analog signal processing is described. A test chip (CMOS, 1.5 μm, N-well, 0-5 V) was designed to verify that the proposed method works successfully in the magnitude glitch reduction problem.

Keywords: Integrated circuits.

 

Resumen

Se describen las no idealidades de una celda cascode en corriente conmutada, así como su aplicación en procesamiento analógico de señales. Para ello, se fabricó un chip de prueba en tecnología CMOS para verificar el método propuesto para minimizar la magnitud de la respuesta espuria que aparece debido al proceso de conmutación aplicado.

Palabras clave: Circuitos integrados.

PACS: 85.40.G

 

DESCARGAR ARTÍCULO EN FORMATO PDF

 

References

1. L. Geiger, E. Allen and R. Strader, VLSI design techniques for Analog and Digital circuits (Mcgraw-Hill, 1990).         [ Links ]

2. J. M. Martins and V. F. Dias, Analysis of clock feedthrough effects in switched-current cells, INESC, Lisboa, Portugal.         [ Links ]

3. H. Takakura, M. Yokoyama and A. Yumaguchi, IEEE Custom Integrated Circuits Conference (1991).         [ Links ]

4. J. A. Morán-Serna, M. Sc. Thesis, CINVESTAV-Guadalajara (2000) (in Spanish)