Instrumentación

Design of a 1–V 90–nm CMOS adaptive LNA for multi–standard wireless receivers

E.C. Becerra–Álvarezª, F. Sandoval–Ibarra^b, and J.M. de la Rosaª

ª Instituto de Microelectrónica de Sevilla, IMSE–CNM (CSIC/Universidad de Sevilla), Edif. CICA–CNM, Av. Reina Mercedes s/n, 41012 Sevilla, ESPAÑA, e–mail: edwin\jrosa@imse.cnm.es

^b CINVESTAV–Unidad Guadalajara, Av. Científica 1145, 45015, Col. El Bajío, Zapopan, Jalisco, MEXICO, e–mail: sandoval@cts–design.com

Recibido el 6 de febrero de 2008
Aceptado el 4 de julio de 2008

Abstract

This paper presents the design of a reconfigurable Low–Noise Amplifier (LNA) for the next generation of wireless hand–held devices. The circuit, based on a lumped–approach design and implemented in a 90nm standard RF CMOS technology, consists of a two–stage topology that combines inductive–source degeneration with MOS–varactor based tuning networks and programmable bias currents, in order to adapt its performance to different standard specifications with reduced number of inductors and minimum power dissipation. As an application, the LNA is designed to cope with the requirements of GSM (PCS1900), WCDMA, Bluetooth and WLAN (IEEE 802.11b–g). Simulation results, including technology parasitics, demonstrate correct operation of the LNA for these standards, featuring NF<1.77dB, S₂₁ >16dB, Su <–5.5dB, S₂₂ <–5.5 dB and IIP3>–3.3 dBm over the 1.85–2.48 GHz band, with an adaptive power consumption between 25.3 mW and 53.3mW. The layout of the LNA occupies an area of 1.18 x 1.18 µm².

Keywords: Integrated circuits; field effect integrated devices; amplifiers.

Resumen

En este artículo se presenta el diseño de un LNA (del Inglés Low–Noise Amplifier) configurable para la próxima generación de dispositivos digitales personales. El circuito, diseñado con la aproximación de circuitos concentrados e implementado en una tecnología CMOS, 90nm, de RF, consta de una topología formada por dos etapas que combina degeneración inductiva de fuente, redes de entonado basada en varactores, y circuitos de polarización programables para adaptar el desempeño a las diferentes especificaciones del estándar con reducido número de inductores y mínima disipación de potencia. Como aplicación, el LNA que se diseña satisface los requerimientos de GSM (PCS 1900), WCDMA, Bluetooth y WLAN (IEEE 802.11b–g). Los resultados de simulación, incluyendo el efecto de los elementos parásitos, demuestran una correcta operación del para LNA los estándares mencionados, obteniendo NF<1.77 dB, S₂116dB, S₁1 <–5.5 dB, S₂2 <–5.5 dB y IIP3>–3.3 dBm en la banda 1.85–2.48 GHz band, con un consumo de potencia entre 25.3mW y 53.3mW. El patrón geométrico del LNA ocupa un área de 1.18 x 1.18 µm².

Descriptores: Circuitos integrados; dispositivos integrados con efecto de campo; amplificadores.

PACS: 85.40.–e; 85.30.Tv; 84.30.Le

DESCARGAR ARTÍCULO EN FORMATO PDF

Acknowledgements

This work has been supported by the Spanish Ministry of Science and Education (with support from the European Regional Development Fund) under contract TEC2004–01752/MIC, the Spanish Ministry of Industry, Tounsmand Commerce (FIT–330100–2006–134 SPIRIT) and the CSIC_(Spain)–CONACyT_(México) cooperation project (2005MX0006–J110.481/2006). One of the authors (ECBA) wishes to thank CONACyT_(México) for its financial support.

References

1. V. Gazis et al. IEEE Wireless Comm. (2005) 20.        [ Links ]

2. X. Li and M. Ismail, Multi–Standard CMOS Wireless Receiver: Analysis and Design (Kluwer Academic Publishers, 2002).        [ Links ]

3. T.H. Lee, The Design of CMOS Radio–Frequency Integrated Circuits (Cambridge University Press, 2004).        [ Links ]

4. H. Hashemi and A. Hajimiri, IEEE Trans. Theory and Techniques 50 (2002) 288.        [ Links ]

5. V. Vidojkovic et al., Proc. of IEEE–ISCAS (2004) 565.        [ Links ]

6. Z. Li et al, IEEE J. of Solid–State Circuits 39 (2004) 2069.        [ Links ]

7. C.S. Wang et al., Proc. of IEEE–ISCAS (2005) 3974.        [ Links ]

8. Y. Koolivand et al., Proc. of IEEE–ISCAS (2005) 3231.        [ Links ]

9. A. Liscidini et al, IEEE J. of Solid–State Circuits 41 (2006) 981.        [ Links ]

10. C.R. Wu and L.H. Wu, Proc. of IEEE SiRF (2006) 206.        [ Links ]

11. J.H.C. Zhang and S.S. Taylor, Proc. of IEEE ISSCC (2006) 721.        [ Links ]

12. M.A. Martins et al, Proc. of IEEE ISCAS (2007) 1449.        [ Links ]

13. C.W. Ang et al, Proc. of IEEE ISCAS (2007) 2802.        [ Links ]

14. M. Vidojkovic et al., Proc. of IEEE ECCTD (2007) 260.        [ Links ]

15. J.A.M. Jarvinen et al. IEEE J. of Solid–State Circuits 40 (2005) 1426.        [ Links ]

16. P. Sivonen et al. IEEE J. of Solid–State Circuits 41 (2006) 384.        [ Links ]

17. D. Linten et al. IEEE J. of Solid–State Circuits 40 (2005) 1434.        [ Links ]