SciELO - Scientific Electronic Library Online

 
vol.7 número1A tool for errors detection in printed circuit boards productionDesign, at transistor level, of a neuron with axonic delay índice de autoresíndice de materiabúsqueda de artículos
Home Pagelista alfabética de revistas  

Servicios Personalizados

Revista

Articulo

Indicadores

Links relacionados

  • No hay artículos similaresSimilares en SciELO

Compartir


Journal of applied research and technology

versión On-line ISSN 2448-6736versión impresa ISSN 1665-6423

Resumen

BECERRA-ALVAREZ, Edwin; SANDOVAL-IBARRA, F.  y  M- DE LA ROSA, José. Design of an adaptive LNA for hand-held devices in a 1-V 90-nm standard RF CMOS technology: From circuit analysis to layout. J. appl. res. technol [online]. 2009, vol.7, n.1, pp.51-61. ISSN 2448-6736.

Este trabajo presenta el diseño de un amplificador de bajo ruido, LNA (del inglés Low-Noise Amplifier) reconfigurable para la siguiente generación de dispositivos portátiles de comunicación inalámbricos, usando la aproximación de circuitos concentrados sustentada en leyes físicas. El propósito de este trabajo no es sólo presentar resultados de simulación que muestran el cumplimiento de especificaciones para cada estándar, sino también demostrar que cada paso de diseño tiene un significado físico haciendo que el procedimiento matemático de diseño sea simple y adecuado para el trabajo a mano tanto para actividades en laboratorio como en el aula. El circuito bajo análisis, diseñado en una tecnología CMOS 90nm, consta de dos etapas que incluyen degeneración inductiva de fuente, redes de entonado basadas en varactores MOS, y corrientes de polarización programables. Esta propuesta, con reducido número de inductores y mínima disipación de potencia, adapta su desempeño a las diversas especificaciones de cada estándar; el LNA se diseña para cubrir los requerimientos de GSM (PCS1900), WCDMA, Bluetooth y WLAN (IEEE 802.11b-g). Para evaluar el efecto de las no idealidades de la tecnología en el desempeño del LNA, las simulaciones demuestran que el circuito cumple parámetros como NF<1.77dB, S21>16dB, S11<-5.5dB, S22<-5.5 dB y IIP3>-3.3 dBm en la banda 1.85-2.48 GHz. Para todos los estándares bajo estudio, el consumo adaptivo de potencia varía de 25.3 mW a 53.3mW usando una fuente de alimentación de 1-V. El patrón geométrico del LNA reconfigurable consume un área de 1.8mm2.

Palabras llave : Tecnología MOS; aplicaciones inalámbricas; circuitos reconfigurables.

        · resumen en Inglés     · texto en Inglés

 

Creative Commons License Todo el contenido de esta revista, excepto dónde está identificado, está bajo una Licencia Creative Commons